Family list

6 family members for: JP11045892 Derived from 4 applications

Back to JP1104:

SEMICONDUCTOR DEVICE AND MANUFACTURE OF THE SAME

Inventor: KAWAI HIROHARU Applicant: SONY CORP

EC: IPC: H01L21/28; H01L21/304; H01L21/306

Publication info: JP11045892 A - 1999-02-16

2 Manufacturing method of semiconductor device

Inventor: KAWAI HIROJI (JP) Applicant: SONY CORP (US)

EC: H01L21/033D; H01L21/304; (+4) IPC: H01L21/033; H01L21/304; H01L21/306

Publication info: US6239033 B1 - 2001-05-29

Semiconductor device and its manufacturing method

Inventor: KAWAI HIROJI (JP)

IPC: H01L21/033; H01L21/304; H01L21/306 EC: H01L21/033D; H01L21/304; (+5)

Publication info: **US6468902 B2** - 2002-10-22

US2001040245 A1 - 2001-11-15

Semiconductor device and its manufacturing method

Inventor: KAWAI HIROJI (JP) Applicant:

EC: H01L21/033D; H01L21/304; (+4) IPC: H01L21/033; H01L21/304; H01L21/306

(+11)

Publication info: US6903392 B2 - 2005-06-07

US2001035580 A1 - 2001-11-01

Data supplied from the esp@cenet database - Worldwide

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-045892

(43)Date of publication of application: 16.02.1999

(51)Int.Cl.

H01L 21/338 H01L 29/812 H01L 21/28 H01L 21/304 H01L 21/306 H01L 21/308 H01L 27/12 H01L 33/00 H01S 3/18

(21)Application number: 10-147492

(71)Applicant: SONY CORP

(22)Date of filing:

28.05.1998

(72)Inventor: KAWAI HIROHARU

(30)Priority

Priority number: 09138451

Priority date: 28.05.1997


Priority country: JP

## (54) SEMICONDUCTOR DEVICE AND MANUFACTURE OF THE SAME

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and a method for manufacturing this device, in which a high output or a high frequency operation can be attained by making a substrate thin or forming a through-hole at the time of forming a GaN system semiconductor element on a hard and stable single-crystal substrate such as sapphire or SiC, or the operating voltage of the element can be reduced at the time of forming a GaN system light-emitting element on the substrate.

SOLUTION: A GaN system semiconductor layer 2 is grown on the surface of a sapphire substrate 1, a GaN system FET 3 is formed, a particle diameter is successively made small by using diamond polishing particle slurry, the substrate is made thin so as to be less than 100  $\mu m$  by polishing the back face of the substrate, and a polishing distortion layer is removed by etching the back face with phosphoric acid liquid or the like. Next, the etching of the back face of the substrate is carried out with a similar etching liquid so that a through–hole 8 is formed, a GaN system semiconductor layer 2 at the bottom part of this through–hole is removed by etching with an RIE method, and an Au pad 4 electrically connected with the source of the GaN system FET 3 is



exposed, and then an Au thick film connected through the through- hole with the Au pad is formed.

### **LEGAL STATUS**

[Date of request for examination]

09.03.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-45892

(43)公開日 平成11年(1999)2月16日


(51) Int.Cl. <sup>6</sup>		識別記号		FI					
H01L	21/338			H 0	1 L	29/80		ប	
	29/812					21/28		301H	
	21/28	301		·		21/304		6 2 2 W	
	21/304	6 2 2						622P	
						21/308		С	
			審査請求	未請求	游求	関の数15	OL	(全 13 頁)	最終頁に続く
(21)出願番号	<b>}</b>	特顧平10-147492		(71)	出願人				
(22)出顧日		平成10年(1998) 5月28日		(79)	発明者		品川区:	社 北品川6丁目	7番35号
(31)優先権主張番号 (32)優先日 (33)優先権主張国		特顧平9-138451 平 9 (1997) 5 月28日		(12)	K 931E		品川区	化品川6丁目	7番35号 ソニ
		日本 (JP)		(74)1	人野分	、弁理士	杉浦	正知	

## (54) 【発明の名称】 半導体装置およびその製造方法

## (57)【要約】 (修正有)

【課題】 サファイアやSiCなどの固く安定な単結晶 基板上にGaN系半導体素子を形成する場合、基板の薄板化や貫通孔形成により高出力化や高周波動作化を可能にし、または前記基板上にGaN系発光素子を形成する際に、索子の動作電圧を低減できる半導体装置及びその製造方法を提供する。

【解決手段】 サファイア基板1表面にGaN系半導体層2を成長させGaN系FET3を形成後、ダイヤモンド砥粒スラリーを用いて粒径を順次小さくしつつ、基板裏面を研摩して基板を100μm以下に薄くし、リン酸液などで裏面をエッチして研摩歪層を除去する。次に基板の裏面を同様なエッチング液でエッチして貫通孔8を形成し、この貫通孔の底部のGaN系半導体層2をRIE法でエッチング除去し、GaN系FET3のソースと電気的に接続されたAuパッド4を露出させた後、貫通孔を通じてAuパッドに接続さたAu厚膜を形成する。



#### 【特許請求の範囲】

【請求項1】 窒化物系III-V族化合物半導体と異なる物質からなる単結晶基板の一方の主面上に窒化物系III-V族化合物半導体を用いた素子を形成する工程と

上記単結晶基板の他方の主面を、ダイヤモンド砥粒からなる研磨材を含む研磨液を用い、かつ、上記研磨材の粒径を段階的に小さくしながらラッピングすることにより上記単結晶基板を薄化する工程と、

上記ラッピングされた上記単結晶基板の上記他方の主面 10 を150~450℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより上記ラッピングの際に上記単結晶基板の上記他方の主面に生じた歪層を除去する工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】 上記単結晶基板を100μm以下の厚さ に薄化するようにしたことを特徴とする請求項1記載の 半導体装置の製造方法。

【請求項3】 上記単結晶基板の上記他方の主面をエッチングする前に上記単結晶基板の上記一方の主面上に形成された上記案子の表面を上記エッチング液に対して耐性を有する保護膜で覆っておくようにしたことを特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】 上記保護膜は酸化シリコン膜、窒化シリコン膜またはポリイミド膜であることを特徴とする請求項3記載の半導体装置の製造方法。

【請求項5】 上記単結晶基板の上記他方の主面のみを 上記エッチング液に浸すことにより上記単結晶基板の上 記他方の主面をエッチングするようにしたことを特徴と する請求項1記載の半導体装置の製造方法。

【請求項6】 上記単結晶基板はサファイア基板、スピネル基板、ペロブスカイト系イットリウムアルミネート 基板またはSiC基板であることを特徴とする請求項1 記載の半導体装置の製造方法。

【請求項7】 窒化物系III-V族化合物半導体と異なる物質からなる単結晶基板と、

上記単結晶基板の一方の主面上の窒化物系III-V族 化合物半導体を用いた素子とを有する半導体装置におい て、

上記単結晶基板に設けられた貫通穴を通じて上記素子に 対する電気的接続が行われていることを特徴とする半導 体装置。

【請求項8】 上記単結晶基板はサファイア基板、スピネル基板、ペロブスカイト系イットリウムアルミネート 基板またはSiC基板であることを特徴とする請求項7 記載の半導体装置。

【請求項9】 窒化物系III-V族化合物半導体と異なる物質からなる単結晶基板と、

上記単結晶基板の一方の主面上の窒化物系III-V族 化合物半導体を用いた素子とを有し、 上記単結晶基板に設けられた貫通穴を通じて上記素子に 対する電気的接続が行われる半導体装置の製造方法であって、

2

上記単結晶基板の他方の主面を150~450℃の温度のリン酸またはリン酸と硫酸とを主成分として含むエッチング液を用いて選択的にエッチングすることにより上記貫通穴を形成するようにしたことを特徴とする半導体装置の製造方法。

【請求項10】 上記単結晶基板の上記他方の主面に、 Cr、TiまたはNiからなる第1の薄膜とその上のP t、PdまたはAuからなる第2の薄膜とからなるエッ チングマスクを形成し、このエッチングマスクを用いて 上記単結晶基板の上記他方の主面をエッチングすること により上記貫通穴を形成するようにしたことを特徴とす る請求項9記載の半導体装置の製造方法。

【請求項11】 上記単結晶基板の上記他方の主面のみを上記エッチング液に浸すことにより上記単結晶基板の上記他方の主面をエッチングするようにしたことを特徴とする請求項9記載の半導体装置の製造方法。

20 【請求項12】 上記単結晶基板はサファイア基板、スピネル基板、ペロブスカイト系イットリウムアルミネート基板またはSiC基板であることを特徴とする請求項9記載の半導体装置の製造方法。

【請求項13】 窒化物系III-V族化合物半導体と 異なる物質からなる単結晶基板と、

上記単結晶基板の一方の主面上の窒化物系III-V族 化合物半導体を用いた素子とを有し、

上記単結晶基板に設けられた貫通穴を通じて上記素子に 対する電気的接続が行われる半導体装置の製造方法であ 30 って、

上記単結晶基板の他方の主面に6μm以上の波長を有するレーザ光を選択的に照射することにより上記一方の主面に達しない10μm以上の深さの穴を形成する工程と、

上記単結晶基板の上記他方の主面を150~450℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより上記穴を上記一方の主面に到達させて上記貫通穴を形成する工程とを有することを特徴とする半導体装置の製造方法。

40 【請求項14】 上記レーザ光としてCO2 レーザによる波長10.6μmのパルスレーザ光を用いるようにしたことを特徴とする請求項13記載の半導体装置の製造方法。

【請求項15】 上記単結晶基板はサファイア基板、スピネル基板、ペロブスカイト系イットリウムアルミネート基板またはSiC基板であることを特徴とする請求項13記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

50 【発明の属する技術分野】この発明は、半導体装置およ

a v

びその製造方法に関し、特に、窒化ガリウム(GaN)などの窒化物系III-V族化合物半導体を用いた半導体装置およびその製造方法に関する。

#### [0002]

【従来の技術】GaNを主成分とする窒化物系III-V族化合物半導体(以下「GaN系半導体」ともいう) は直接遷移半導体であり、その禁制帯幅は1.9~6. 2eVに亘り、可視領域から紫外線領域に及ぶ半導体発 光紫子の実現が理論上可能であるため、このGaN系半 導体を用いた半導体発光素子の開発が活発に進められて 10 いる。このGaN系半導体はまた、電子走行素子の材料 としても大きな可能性を持っている。すなわち、GaN の飽和電子速度は約2.0×107 cm/sとSi、G aAsおよびSiCに比べて大きく、また、破壊電界は 5×106 V/cmとダイヤモンドに次ぐ大きさを持っ ている。このような理由により、GaN系半導体は高周 波、大電力用半導体素子の材料として大きな可能性を持 つことが予想されてきた。

【0003】このGaN系半導体を用いたトランジスタ を製造するには、化学気相成長(CVD)法や分子線エ ピタキシー (MBE) 法によりGaN系半導体を成長さ せる必要があるが、この際の基板としてはサファイア基 板がよく用いられる。ところが、GaNの熱伝導率は室 温で1.3W/cmKと、GaAsの室温での熱伝導率 0.3W/cmKより大きいものの、サファイアの熱伝 導率は室温で0.4W/cmKとGaAs並みであり、 SiCの室温での熱伝導率4.9W/cmKに比べると 約1/1/2と小さいため、特に、サファイア基板上にG a N系半導体を成長させて高出力用のG a N系電界効果 トランジスタ (FET) を作った場合には、動作時の熱 30 放出が悪く、特性劣化が生じることが指摘されている ((1) Inst. Phys. Conf. Ser., No. 142, 765(1996))。このた め、GaN系FETの高出力化のためには、熱放出特性 の向上を図る必要がある。一方、このGaN系FETを 高周波動作させる場合には、ソースインダクタンスの低 減が必要となる。

【0004】従来、GaAs系FETにおいては、ソースインダクタンスの低減による高周波動作化、高出力化のための基礎技術として、GaAs基板の薄化技術と、GaAs基板に貫通穴(ビアホール)を形成し、この貫 40 通穴を通じて基板裏面側からソースに対して電気的接続を行う技術とがある。これらの技術の概略を説明すると、次の通りである((2) GaAs電界効果トランジスタの基礎、電子情報通信学会、平成4年、p.207、(3)米国特許第4015278号、(4)Int.ElectronDevice Meet., Tech.Dig., 676(1981))。

【0005】すなわち、まず、GaAs基板を薄化するためには、SiCやアルミナの砥粒研磨材を用いて一次ラッピングを行った後、CeO2、ZrO2、CrO2などの粒径1μm以下の砥粒を用いて合成樹脂や人工皮

革などの軟質ポリッシャ上でポリッシングを行い、ラッ ピングによる加工歪を除去する。これだけで残りの加工 歪の深さは10μm以下となるが、ウエットエッチング により追加加工がなされることもある。次に、GaAs 基板への貫通穴の形成に関しては、GaAsは硫酸/過 酸化水素溶液またはアルカリ溶液のどちらによっても容 易に溶解されるので、基本的にはこれらの溶液をエッチ ング液として用いたウエットエッチングだけでも貫通穴 の形成が可能であるが、このウエットエッチングではサ イドエッチングが大きく、貫通穴の形状制御が困難であ るため、通常は反応性イオンエッチング (RIE) 法や イオンミリング法などが用いられる。RIE法を用いて 貫通穴を形成するときには、エッチングガスとしてCC 12 F2 とHeとの混合ガスを用い、エッチングマスク として酸化シリコン (SiО2) 膜または有機レジスト 膜を用いることにより、50~100μm/hrの高い エッチング速度が得られ、容易に貫通穴を形成すること ができる。このようにGaAs基板は機械的にも化学的 にも加工が容易であるため、基板の薄化および基板への 貫通穴の形成によりGaAs系FETの高周波動作化、 高出力化がすでに実現されている。

### [0006]

【発明が解決しようとする課題】しかしながら、GaA s系FETにおいて用いられている上述のような基板の 薄化および基板への貫通穴の形成の技術をGaN系FE Tに適用することは困難である。すなわち、すでに述べ たように、GaN系FETの製造にはサファイア基板が よく用いられるが、サファイアはGaAsに比べてはる かに固いため、上述の従来のラッピング技術を用いてサ ファイア基板を薄化することは極めて困難であり、無理 やりラッピングで薄化すると、ラッピング歪により基板 自身が素子側の主面側が凹となるように大きく反ってし まい、遂には破壊に至ってしまう。また、サファイア基 板への貫通穴の形成についても、サファイアは化学的に 極めて安定であるため、ウエットエッチングは有効なエ ッチング液がなく不可能であり、また、RIE法による ドライエッチングは、エッチング速度が高々数μm/h rと非常に小さく、しかも選択エッチングを行うための 選択性を有するエッチングマスクがないため、いずれの 方法によっても、貫通穴の形成は事実上不可能である。 このように、サファイア基板上にGaN系FETを形成 する場合には、基板の薄化および貫通穴の形成により高 周波動作化、高出力化を図ることは困難であった。 【0007】以上はサファイア基板上にGaN系FET を形成する場合についてであるが、この問題は、サファ イア基板と同様に極めて固く、化学的にも安定なSiC 基板などの上にGaN系FETを形成する場合にも、同 様に存在するものである。

ラッピングを行った後、C e O2 、 Z r O2 、 C r O2 【 0 0 0 8 】一方、図 1 4 は従来のG a N系半導体レーなどの粒径 1 μ m 以下の砥粒を用いて合成樹脂や人工皮 50 ザを示す。図 1 4 に示すように、このG a N 系半導体レ

30

**( 1** 

ーザにおいては、c面サファイア基板101上に、Ga Nバッファ層102、n型GaNコンタクト層103、 n型AIGaNクラッド層104、n型GaN光導波層 105、Gai-r Inr N/Gai-y Iny N多重量子 井戸構造の活性層106、p型GaN光導波層107、 p型AlGaNクラッド層108およびp型GaNコン タクト層109が順次積層されている。 n型GaNコン タクト層103の上層部、n型AlGaNクラッド層1 04、n型GaN光導波層105、Gai-x Inx N/ Gai-y Iny N多重量子井戸構造の活性層106、p 型GaN光導波層107、p型AlGaNクラッド層1 08およびp型GaNコンタクト層109は所定幅のメ サ形状を有する。そして、p型GaNコンタクト層10 9上にp側電極110がオーミックコンタクトして設け られているとともに、メサ部に隣接する部分におけるn 型GaNコンタクト層103上にn側電極111がオー ミックコンタクトして設けられている。

【0009】しかしながら、この図14に示す従来のG aN系半導体レーザにおいては、n側電極111がメサ 部に隣接する部分におけるn型GaNコンタクト層10 3上に設けられていることにより、動作時にp側電極1 10とn側電極111との間に流す電流はn型GaNコ ンタクト層103に沿って流す必要があるため、電流通 路の長さが長くなり、これが動作電圧の増大を招いてい た。また、このGaN系半導体レーザは、p側電極11 \*Oおよびn側電極111とも基板の同じ側に設けられた ·構造であるため、p側電極を基板表面に設け、n側電極 を基板裏面に設けるGaAs系半導体レーザなどの組み 立てに用いられる装置を使用することができないことか ら、専用の組み立て装置が必要であり、これが製造コス トの増大を招いていた。

【0010】したがって、この発明の目的は、サファイ ア基板やSiC基板などの固く、化学的にも安定な単結 晶基板上に窒化物系 I I I - V族化合物半導体を用いた **累子を形成する場合に、基板の薄化および/または基板** への貫通穴の形成により、高周波動作化および/または 高出力化を図ることができる半導体装置およびこのよう な半導体装置を容易に製造することができる半導体装置 の製造方法を提供することにある。

【0011】この発明の他の目的は、サファイア基板な どの非導電性の単結晶基板上に窒化物系III-V族化 合物半導体を用いた発光累子を形成する場合に、基板へ の貫通穴の形成により、その発光素子の動作電圧の低減 および製造コストの低減を図ることができる半導体装置 およびこのような半導体装置を容易に製造することがで きる半導体装置の製造方法を提供することにある。

#### [0012]

【課題を解決するための手段】本発明者は、従来技術が 有する上述の課題を解決すべく、鋭意検討を行った。以 下にその概要を説明する。

【0013】GaN系半導体を用いた素子がすでに形成 されているサファイア基板を薄化するにあたっては、解 決すべき問題がある。その第1は、ラッピングなどの手 法を用いてサファイア基板を薄化していく過程で、基板 表面側の素子に損傷を与えずに、しかも加工歪を最小限 に抑えて、さらには基板の反りや破壊を防ぎつつ、十分 に薄く、具体的には厚さ約100 μm以下、例えば数1 Oμm以下まで薄化することである。また、サファイア 基板を用いる場合には、GaAs基板を用いる場合と異 なり、最終的には薄化した基板の歪をほとんど除去して おかないと、反りにより後の工程に支障が出る。第2 に、サファイア基板の所望の場所に貫通穴を形成するの に最適な加工方法を見い出すことである。サファイアの ウエットエッチング法としては、900℃程度の溶融硼 砂を用いる方法や400℃程度の溶融リン酸を用いる方 法が知られている。本発明者は、これらの方法がサファ イア基板への貫通穴の形成技術として適用可能であるか どうかを調べた。また、そのときのエッチングマスクの 材料としてはどのようなものが可能であるかどうかにつ いても調べた。さらに、このようなエッチングマスクを 用いないで貫通穴を形成する新しい簡単な方法があるか どうかをも検討した。

6

【0014】さて、サファイア基板のような固い材料か らなる基板の場合、ラッピング用の砥粒研磨材として は、ダイヤモンド粉しかないと考えられる。一般に、ラ ッピングによる加工変質層あるいは歪層の厚さは、使用 する砥粒の粒径の数倍程度はある。したがって、例え ば、20 n m程度の厚さまで薄化するとすると、薄化前 のサファイア基板の厚さは一般に約400μm前後であ るので、薄化するには、まず、例えば粒径30μmのダ イヤモンド砥粒研磨材を含む研磨液を用いて、約200 μmの厚さまでラッピングする。この場合、これ以上薄 化すると、残りの基板に占める歪層の割合が大きくな り、大きな歪により反りや破壊を招く。次に、ダイヤモ ンド砥粒の粒径をより小さく、例えば10μmとし、例 えば100μm程度の厚さまでラッピングする。これに よって、前回のラッピングの際に発生した歪層は除去す ることができるが、新たに数10μmの厚さの歪層が発 生する。そこで、次に、例えば、粒径約1 μ m の砥粒研 40 磨材を含む研磨液を用いて、40μm程度の厚さまでラ ッピングまたはポリッシングを行う。

【0015】ここで、GaAs基板では、従来はメカノ ケミカルポリッシュ技術により、ラッピングによる歪層 を完全に除去することができた。具体的には、極微軟質 粒子を含む次亜塩素酸溶液中でポリッシングを行うこと により歪層を完全に除去することができることが知られ ている。しかしながら、サファイア基板については、こ のような溶液中でのポリッシングは知られていない。そ こで、次のような方法を用いることを考える。すなわ 50 ち、リン酸に適当量の硫酸を混合し、温度を280℃と

する。この液はサファイアに対し、10μm/hr程度 のエッチング速度を持つ。この高温リン酸によるサファ イアのエッチング作用は既知である(例えば、(5)セラ ミック加工ハンドブック、(株)建設産業調査会(19 87))。ところが、このような高温腐食性溶液に素子 が直接さらされると、素子や配線などの特性劣化が引き 起こされる。したがって、素子側にリン酸が接触しない 工夫が必要となり、そのためには第1には基板裏面側の み液に接触させることが有効であり、第2には素子側に 保護膜を形成することが有効である。この保護膜として は、CVD法により形成されたSiO2 膜やSiN膜な どのリン酸に対して耐性を有する酸化物や窒化物の膜や 耐熱性のポリイミド膜などが有効である。

【0016】次に、貫通穴の形成方法としては、従来の RIEのようなドライエッチングは採用することができ ない。そこで、次のような方法を用いることを考える。 すなわち、例えば、図1に示すように、サファイア基板 1の表面に例えば合計数μmの厚さのGaN系半導体層 2を成長させ、このGaN系半導体層2にGaN系FE T3を形成した後、このGaN系FET3用の金属配線 およびパッドを形成する。符号4はこのGaN系FET 3のソースと電気的に接続されたAuパッドを示す。次 に、このAuパッド4を覆うようにGaN系半導体層2 上にSiO2 膜のような層間絶縁膜5を形成する。この 後、サファイア基板1を100μm以下の厚さ、例えば 数10μm程度の厚さに薄化する。次に、貫通穴形成部 以外の部分におけるこのサファイア基板1の裏面を金属 薄膜を積層した積層膜からなるエッチングマスク6で覆 う。この積層膜としては、Ni、Cr、Tiなどのサフ ァイア基板に対して密着性の良好な金属薄膜上にPt、 Au、Pdなどのリン酸耐食性金属薄膜を積層した二層 膜(例えば、Cr/Pt膜)などが用いられる。一方、 層間絶縁膜5の表面には例えばポリイミドからなる保護 膜7を形成する。次に、サファイア基板1の裏面側を例 えば280℃程度の温度のリン酸/硫酸溶液からなるエ ッチング液に浸し、エッチングを行う。このとき、エッ チング速度はほぼ10μm/hrであるので、サファイ ア基板 1 の厚さに応じてエッチング時間が考慮される。 このようにして、図2に示すように、サファイア基板1 に貫通穴8が形成される。そこで、次にRIE法によ り、この貫通穴8の底部に露出したGaN系半導体層2 をエッチング除去し、Auパッド4を露出させる。この GaN系半導体層2のエッチングの際には、エッチング ガスとしてC12 ガスを用いると、エッチング速度は5 ~10μm/h r で、A u に対するエッチング速度の比 は約3以上あるので、Auパッド4の厚さが1μm以上 あれば、GaN系半導体層2をオーバーエッチング気味 にエッチングしても、Auパッド4を十分な厚さ残すこ とができる。サファイア基板1の裏面のエッチングマス ク6はGaN系半導体層2をRIE法によりエッチング 50

する際に除去されてしまうこともあるが、問題はない。 【0017】この後、サファイア基板1の裏面にこのサ ファイア基板1の厚さ以上の厚さの金属膜を形成し、貫 通穴8を通じてAuパッド4とコンタクトさせる。この 金属膜の形成においては、具体的には、例えば、まず、 サファイア基板1の裏面にNiまたはCrおよびAuを 真空蒸着法などにより順次堆積させた後、その上にめっ き法などにより十分な厚さ、例えば数10μmから数1 00μmの厚さのAu膜を堆積させる。このようにして 形成される厚いプレート状の金属膜により、GaN系F ET3のソースとの電気的接続および放熱が行われる。 【0018】一方、サファイア基板に貫通穴を形成する ための別の方法として、パルスレーザビームを用いる方 法も考えられる。すなわち、サファイアは約6μm以上 の波長の赤外線を吸収する。このため、例えば、波長1 0.6μmのCO2 レーザによるパルスレーザビームを サファイア基板に照射することによって局部的に超高温 にし、サファイアを蒸発 (アブレーション) させること ができる。この技術は実際にアルミナ基板のスクライビ ングに実用化されている技術である。具体的には、例え ば、ピーク出力300W、パルス幅200µs、ビーム 径約100μmの1パルスの照射により、アルミナ基板 に深さ約200μmの穴を形成することができる。した がって、例えば、図3に示すように、厚さ200μm程 度のサファイア基板1の裏面の所望の場所にCO2 レー ザによるパルスレーザビーム-9を照射して例えば深さ5 〇μm程度の穴10を形成した後、高温のリン酸/硫酸 溶液からなるエッチング液を用いて例えば深さ150μ m程度に一様エッチングを行うことにより、図4に示す ように貫通穴8を形成することができる。この方法はマ スクレスプロセスであり、工程数は非常に少ない。 【0019】ここで、サファイア基板の薄化の意義につ いてあらためて説明する。図5に示すように、サファイ アの熱伝導率は、室温で約0.4W/cmKと小さいば かりでなく、温度に対して大きな負の傾きを有し、温度 上昇とともに減少する。サファイア基板上にGaN系半 導体を用いた素子を形成した場合、動作時にこの素子か ら発生する熱は熱伝導でサファイア基板に移動し、高出 力素子の場合、通常基板裏面に形成されるヒートシンク を通じて放熱されるが、上述のようにサファイアの熱伝 導率が温度上昇とともに減少することは、温度上昇とと もに熱放散されにくくなること意味する。したがって、 放熱の観点からは、素子が載っているサファイア基板は 薄ければ薄いほど有利であり、機械的強度に耐える範囲 内で極限まで薄化するのが好ましい。この薄化により、

用いる場合についても同様なことが言える。 【0021】一方、例えばサファイア基板のような非導

効率的な熱放散が可能となり、温度上昇が抑制される。

【0020】以上はサファイア基板を用いる場合につい

てであるが、例えばSiC基板などの他の単結晶基板を

. 😘

10

電性の単結晶基板上にGaN系発光素子を構成するGaN系半導体層を形成した後、単結晶基板に裏面側から上述と同様にして貫通穴を形成してGaN系半導体層の下面を露出させ、この貫通穴を通じて下側からGaN系半導体層に接触するように単結晶基板の裏面側に一方の電極を形成するとともに、GaN系半導体層上に他方の電極を貫通穴と位置合わせして形成することにより、動作時にこれらの電極間に流す電流の通路の長さはGaN系半導体層の厚さとほぼ等しくなり、このため従来に比べて電流通路の長さは極めて短くなる。

【0022】この発明は、本発明者による以上のような検討に基づいて案出されたものである。

【0023】すなわち、上記目的を達成するために、この発明の第1の発明による半導体装置の製造方法は、窒化物系III-V族化合物半導体と異なる物質からなる単結晶基板の一方の主面上に窒化物系III-V族化合物半導体を用いた素子を形成する工程と、単結晶基板の他方の主面を、ダイヤモンド砥粒からなる研磨材を含む研磨液を用い、かつ、研磨材の粒径を段階的に小さくしながらラッピングすることにより単結晶基板を薄化する工程と、ラッピングされた単結晶基板の他方の主面を150~450℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることによりラッピングの際に単結晶基板の他方の主面に生じた歪層を除去する工程とを有することを特徴とするものである。

【00.24】この第1の発明においては、典型的には、ラッピングにより、単結晶基板を $100\mu$ m以下の厚さに薄化し、あるいは、数 $10\mu$ m以下の厚さに薄化する。また、ラッピングによる歪層を除去するためのエッチングの際に素子に損傷が生じるのを防止するため、好適には、エッチング前に単結晶基板の一方の主面上に形成された素子の表面をエッチング液に対して耐性を有する保護膜で覆っておく。この保護膜としては、例えば、酸化シリコン ( $SiO_2$ ) 膜、窒化シリコン (SiN) 膜、ポリイミド膜などを用いることができる。また、このエッチングの際には、好適には、単結晶基板の他方の主面のみをエッチング液に浸すことによりエッチングを行う。

【0025】この発明の第2の発明による半導体装置は、窒化物系III-V族化合物半導体と異なる物質からなる単結晶基板と、単結晶基板の一方の主面上の窒化物系III-V族化合物半導体を用いた素子とを有する半導体装置において、単結晶基板に設けられた貫通穴を通じて案子に対する電気的接続が行われていることを特徴とするものである。

【0026】この発明の第3の発明は、窒化物系III -V族化合物半導体と異なる物質からなる単結晶基板 と、単結晶基板の一方の主面上の窒化物系III-V族 化合物半導体を用いた素子とを有し、単結晶基板に設け 50 られた貫通穴を通じて素子に対する電気的接続が行われる半導体装置の製造方法であって、単結晶基板の他方の主面を150~450℃の温度のリン酸またはリン酸と硫酸とを主成分として含むエッチング液を用いて選択的にエッチングすることにより貫通穴を形成するようにしたことを特徴とするものである。

10

【0027】この第3の発明においては、単結晶基板の他方の主面に、Cr、TiまたはNiからなる第1の薄膜とその上のPt、PdまたはAuからなる第2の薄膜とからなるエッチングマスクを形成し、このエッチングマスクを用いて単結晶基板をエッチングすることにより貫通穴を形成する。このエッチングの際には、好適には、単結晶基板の他方の主面のみをエッチング液に浸すことによりエッチングを行う。

【0028】この発明の第4の発明は、窒化物系III - V族化合物半導体と異なる物質からなる単結晶基板と、単結晶基板の一方の主面上の窒化物系III-V族化合物半導体を用いた素子とを有し、単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われる半導体装置の製造方法であって、単結晶基板の他方の主面に6μm以上の波長を有するレーザ光を選択的に照射することにより一方の主面に達しない10μm以上の深さの穴を形成する工程と、単結晶基板の他方の主面を150~450℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより穴を一方の主面に到達させて貫通穴を形成する工程とを有することを特徴とするものである。

【0029】この第4の発明においては、例えば、レーザ光として $CO_2$  レーザによる波長 $10.6 \mu$ mのパル 30 スレーザ光を用いる。

【0030】この発明において、単結晶基板の貫通穴の形状は必要に応じて選ぶことができるが、例えば、円形や矩形(スリット状に長く延びるものも含む)などである。また、この貫通穴は、1素子当たり1個設けてもよいし、複数個設けてもよい。後者のように複数個設ける場合、これらの貫通穴は一列に設けてもよいし、複数列に設けてもよく、種々の配置とすることができる。

【0031】この発明において、単結晶基板は、例えば、サファイア基板、スピネル基板、ペロブスカイト系40 イットリウムアルミネート(YAP)基板、SiC基板などである。

【0032】また、この発明において、窒化物系III - V族化合物半導体は、少なくともGaおよびNを含み、場合により、さらにAI、InおよびBからなる群より選ばれた一種以上のIII族元素および/またはAsおよびPからなる群より選ばれた一種以上のV族元素を含む。この窒化物系III-V族化合物半導体の具体例をいくつか挙げると、GaN、AIGaN、GaIn N、AIGaInNなどである。

【0033】この発明において、半導体装置は、例え

ば、電界効果トランジスタ (FET) などの電子走行素 子、あるいは、半導体レーザや発光ダイオードなどの発 光紫子である。

【0034】上述のように構成されたこの発明の第1の 発明によれば、単結晶基板の他方の主面を研磨材の粒径 を段階的に小さくしながらラッピングすることにより単 結晶基板を薄化するようにしているので、単結晶基板が サファイア基板やSiC基板などの極めて固いものであ っても、反りや破壊を招くことなく、しかもラッピング の際に生じる歪層を最小限に抑えつつ、単結晶基板を所 10 望の厚さに薄化することができる。そして、このように して薄化された単結晶基板の他方の主面を150~45 0℃の温度のリン酸またはリン酸と硫酸とを主成分とす るエッチング液を用いてエッチングすることにより、ラ ッピングの際に単結晶基板の他方の主面に生じた歪層を 除去することができる。

【0035】上述のように構成されたこの発明の第2の 発明によれば、単結晶基板に設けられた貫通穴を通じて 紫子に対する電気的接続が行われていることにより、素 子がFETである場合、ソースインダクタンスの低減を 図ることができる。また、非導電性の単結晶基板上に窒 化物系III-V族化合物半導体を用いた発光素子を形 成する場合、窒化物系III-V族化合物半導体層上に 設けられる一方の電極と対応する部分の単結晶基板に裏 面側から貫通穴を設け、この貫通穴を通じて他方の電極 を窒化物系III-V族化合物半導体層の下面に接触さ せて発光索子に対する他方の電気的接続を行うことによ り、動作時にこれらの電極間に流す電流の通路の長さを 窒化物系III-V族化合物半導体層の厚さとほぼ等し い、極めて短い長さにすることができる。

【0036】上述のように構成されたこの発明の第3の 発明によれば、単結晶基板の他方の主面を150~45 0℃の温度のリン酸またはリン酸と硫酸とを主成分とし て含むエッチング液を用いて選択的にエッチングするこ とにより貫通穴を形成するようにしているので、単結晶 基板の所望の場所に貫通穴を容易に形成することができ る。

【0037】上述のように構成されたこの発明の第4の 発明によれば、単結晶基板の他方の主面に6μm以上の 波長を有するレーザ光を選択的に照射することにより― 40 方の主面に達しない10μm以上の深さの穴を形成した 後、単結晶基板の他方の主面を150~450℃の温度 のリン酸またはリン酸と硫酸とを主成分とするエッチン グ液を用いてエッチングすることにより穴を一方の主面 に到達させて貫通穴を形成するようにしていることによ り、単結晶基板の所望の場所に貫通穴をマスクレスで容 易に形成することができる。

### [0038]

【発明の実施の形態】以下、この発明の実施形態につい て図面を参照しながら説明する。なお、実施形態の全図 50 O4 : H2 S O4 = 1 : 1のH3 P O4 /H2 S O4 混

において、同一または対応する部分には同一の符号を付

【0039】図6~図10はこの発明の第1の実施形態 によるGaN系FETの製造方法を示す。

【0040】この第1の実施形態においては、まず、図 6に示すように、サファイア基板21の表面にGaN系 半導体層22を成長させてこのGaN系半導体層22に GaN系FET23を形成する。ここで、サファイア基 板21の厚さは例えば約400μm、GaN系半導体層 22の厚さは例えば約4μmである。次に、このGaN 系FET23用の金属配線およびパッドを形成する。符 号24はGaN系FET23のソースと電気的に接続さ れたAuパッドを示す。次に、このAuパッド24を覆 うようにGaN系半導体層22上に例えばSiO₂膜の ような層間絶縁膜25を形成する。次に、この層間絶縁 膜25上に保護膜26を形成する。この保護膜26とし ては、例えば厚さ10μmの耐熱性のポリイミド膜を用 いる。次に、この保護膜26上に5i基板27を載せ、 保護膜26と接着する。このSi基板27の厚さは例え 20 ば約250 μmである。ここで、このSi基板27は、 ラッピング終了後に薄化されたサファイア基板21が反 るのを防止したり、このサファイア基板21の取り扱い を容易にするためのものである。次に、このSi基板2 7上にワックス28を介してラッピング用治具29を接

【0041】次に、この試料を図示省略したラッピング 装置のラッピング台上にセットし、まず、例えば粒径2 0~40 μ mのダイヤモンド砥粒からなる研磨材を含む 水溶液からなる研磨液中においてサファイア基板21の 30 裏面のラッピングを行う。このラッピングによりサファ イア基板21の厚さが例えば約200μmに達したら試 料およびラッピング台を洗浄し、研磨液を除去する。次 に、例えば粒径5~12μmのダイヤモンド砥粒からな る研磨材を含む水溶液からなる研磨液中においてサファ イア基板21の裏面のラッピングを行う。このラッピン グによりサファイア基板21の厚さが例えば約100μ mになったら、ラッピングを終了する。このようにし て、図7に示すように、サファイア基板21が約100 μmの厚さに薄化される。この後、試料をホットプレー ト(図示せず)で温め、ラッピング用治具29を取り外 し、ワックス28を除去する。

【0042】次に、上述のようにして厚さ約 $100\mu m$ に薄化されたサファイア基板21の裏面を例えば285 ℃に加熱されたリン酸 (H3 PO4 ) / 硫酸 (H2 SO 4 ) 混合液からなるエッチング液に浸し、エッチングを 行う。このエッチングは具体的には例えば次のようにし て行うことができる。

【0043】すなわち、図8に示すように、ホットプレ ート30上に、シャーレ状のPt容器31にH3P

' i

【0047】以上の工程で、約100μmの厚さに薄化 されたサファイア基板21上に形成され、さらに、この サファイア基板21に形成された貫通穴35を通じてソ

14

ースパッドであるAuパッド24に基板裏面側から厚い Au膜37が電気的に接続されたGaN系FET23が 製造される。

【0048】以上のように、この第1の実施形態によれ

護膜26を有機溶剤で除去する。

ば、サファイア基板1の表面にGaN系半導体層22を 成長させてGaN系FET23を形成した後、サファイ ア基板1の裏面を、まず、第1段階として粒径20~4 Oμmのダイヤモンド砥粒を含む水溶液からなる研磨液 を用いて200μm程度の厚さまでラッピングし、次 に、第2段階として、粒径5~12µmのダイヤモンド 砥粒を含む水溶液からなる研磨液を用いて100μm程 度の厚さまでラッピングしているので、ラッピングによ るサファイア基板21の反りや破壊を抑えつつ、しか も、ラッピングの際に生じる歪層を最小限に抑えつつ、 サファイア基板21を約100μmの厚さに薄化するこ とができる。また、このラッピング後にサファイア基板

21の裏面をH<sub>3</sub> PO<sub>4</sub> /H<sub>2</sub> SO<sub>4</sub> 混合液からなるエ ッチング液を用いてエッチングしていることにより、ラ ッピングの際にサファイア基板21の裏面に生じる歪層 を完全に除去することができる。そして、サファイア基 板21の薄化により、ヒートシンクとして働くAu膜3 7への熱放散が良好に行われることから、GaN系FE T23の温度上昇が大幅に緩和される。この結果、ゲー トリークの増加やキャリアの移動度の減少などを抑える ことができ、GaN系FET23の高周波特性を高出力

3の温度上昇が大幅に緩和されることにより、金属配線 におけるマイグレーションの抑制や層間絶縁膜25の劣 化を防止することができ、信頼性の向上を図ることがで きる。さらに、サファイア基板21の裏面に貫通穴35

時まで維持することができる。また、GaN系FET2

を形成し、この貫通穴35を通じてAuパッド24にA u膜37を電気的に接続していることにより、ソースイ ンダクタンスの大幅な低減を図ることができ、高周波動 作化を図ることができる。以上により、高周波、高出力

の高性能のGaN系FET23を実現することができ る。これに加えて、GaN系FET23の温度上昇が大 幅に緩和されることにより、サファイア基板21上に高 密度にGaN系FET23を形成することが可能とな

り、それによってさらなる出力の増大を図ることができ

【0049】次に、この発明の第2の実施形態によるG aN系FETの製造方法について説明する。

【0050】この第2の実施形態においては、まず、第 1の実施形態と同様にして、サファイア基板21を厚さ 約200μmまで薄化する。

【0051】次に、図11に示すように、この薄化され

合液からなるエッチング液32を入れたものを載せる。 このエッチング液32はホットプレート30により、あ らかじめエッチング温度に加熱しておく。次に、外径が Pt容器31の直径より少し小さく、内径がサファイア 基板21の直径より少し小さいドーナツ状のPt板から なる落とし蓋33を、エッチング液32上に保持する。 このとき、落とし蓋33の上面がエッチング液32の液 面とほぼ同一面になるようにする。この落とし蓋33 は、H3 PO4 /H2 SO4 混合液からなるエッチング 液32からの水分の蒸発を防いでH3 PO4 の組成を一 10 定とし、かつ、サファイア基板21の裏面のみエッチン グ液32と接するようにするためのものである。そし て、この落とし蓋33の上に上述のサファイア基板21 をその外周部が落とし蓋33の内周部に重なるように載 せる。このとき、サファイア基板21の裏面のみがエッ チング液32に接する。これによって、サファイア基板 21の裏面のみがエッチングされ、ラッピングの際に生 じた歪層が除去される。

【0044】次に、図9に示すように、Auパッド24 に対応する部分におけるサファイア基板 21の裏面に、 フォトリソグラフィー法により、形成すべき貫通穴に対 応する形状を有するレジストパターン(図示せず)を形 成した後、その上に例えば厚さ20nmのCr膜および 例えば厚さ0.1 μmのPt膜を例えば真空蒸着法によ り順次形成する。この後、リフト法により、レジストパ ターンをその上に形成されたCr膜およびPt膜ととも に除去する。このようにして、Cr/Pt膜からなるエ ッチングマスク34が形成される。次に、このエッチン グマスク34を用いて、サファイア基板21の裏面を、 上述と同様に、例えば285℃のH3 PO4 /H2 SO 30 4 混合液からなるエッチング液に例えば約3時間浸し、 このサファイア基板21を、GaN系半導体層22が露 出するまで選択的にエッチングする。これによって、サ ファイア基板21に貫通穴35が形成される。

【0045】次に、このサファイア基板21を図示省略 したRIE装置に導入し、例えばCl2 ガスをエッチン グガスとして用いて、サファイア基板21の裏面側か ら、このサファイア基板21をマスクとして、GaN系 半導体層22を選択的にエッチングする。このときのエ ッチング速度は例えば約10μm/hrとすることがで き、GaN系半導体層22の厚さが上述のように約4μ mであるとすると、約25分程度でGaN系半導体層2 2をエッチング除去し、Auパッド24を露出させるこ

【0046】次に、図10に示すように、再び、例えば 真空蒸着法により例えば膜厚20mmのCr膜および例 えば膜厚5μmのAu膜を順次形成してCr/Au膜3 6を形成した後、このCr/Au膜36上に例えばめっ き法により十分に厚い、例えば約100μmの厚さのA u膜37を形成する。この後、ポリイミド膜からなる保 50

たサファイア基板 21 の裏面に、例えば  $CO_2$  レーザに よる波長 10.6  $\mu$ mのパルスレーザビーム 37 を照射 し、サファイア基板 21 の表面に達しない、例えば弾頭 形状の穴 38 を形成する。パルスレーザビーム 37 としては、例えば、先頭出力 150 W、パルス幅 200  $\mu$  s、ビーム径約 100  $\mu$ mのものを用いる。また、例えば、このパルスレーザビーム 39 を 4  $\mu$ 0 の間域の一地点につき 1 パルス照射することにより、サファイア基板 21 の裏面における直径が約 100  $\mu$ mの穴 38 を形成することができる。

【0052】次に、上述と同様な方法によって、H3 P O4 /H2 SO4 混合液からなるエッチング液を用いて サファイア基板21の裏面をマスクレスで無選択エッチ ングする。これによって、サファイア基板21の厚さは 一様に減少し、例えば約10時間のエッチングでAuパ ッド24に対応する部分のサファイア基板21はなくな り、図12に示すように、貫通穴35が形成され、その 底部にGaN系半導体層22が露出する。このとき、サ ファイア基板21は深さ方向のみならず、横方向にもエ ッチングされることにより、サファイア基板21の裏面 20 における貫通穴35の直径は初期に形成された穴38の 直径よりも大きくなる。したがって、このエッチングの 条件を制御することにより、貫通穴35の底部に円形状 に露出したGaN系半導体層22を所望の直径にするこ とができる。この後、上述と同様にして、この貫通穴3 5の底部に円形状に露出したGaN系半導体層22を除 去してAuパッド24を露出させ、さらにCr/Au膜 36およびAu膜37を形成し、GaN系FET23の 製造を終了する。

【0053】この第2の実施形態によれば、第1の実施 形態と同様に、サファイア基板21の薄化およびサファ イア基板21への貫通穴35の形成により、高周波、高 出力の高性能のGaN系FET23を実現することがで きる。これに加えて、この第2の実施形態によれば、マ スクレスで貫通穴35を形成することができることによ り、製造工程の簡略化を図ることができるという利点も 得ることができる。

【0054】次に、この発明の第3の実施形態によるGaN系半導体レーザについて説明する。このGaN系半導体レーザはSCH (Separate Confinement Heterostructure) 構造を有するものである。

【0055】図13に示すように、このGaN系半導体 レーザにおいては、c面サファイア基板51上に、Ga Nバッファ層52、n型GaNコンタクト層53、n型 A1GaNクラッド層54、n型GaN光導波層55、 Ga1-x Inx N/Ga1-yIny N多重量子井戸構造 の活性層56、p型GaN光導波層57、p型A1Ga Nクラッド層58およびp型GaNコンタクト層59が 順次積層されている。そして、p型GaNコンタクト層 59上にストライプ形状の例えばNi/Au構造または 50 Ni/Pt/Au構造のp側電極60がオーミックコンタクトして設けられている。一方、p側電極60に対応する部分におけるc面サファイア基板51に貫通穴61が設けられ、この貫通穴61を通じてn型GaNコンタクト層53とオーミックコンタクトして例えばTi/A1構造のn側電極62が設けられている。ここで、この貫通穴61は、例えば、円形または矩形のものをp側電極60の延びる方向に等間隔に設けてもよいし、例えばp側電極60の延びる方向に延びる、共振器長より少し短いスリット状のものとしてもよいし、これらを組み合わせたものとしてもよい。

【0056】次に、上述のように構成されたこの第3の 実施形態によるGaN系半導体レーザの製造方法につい て説明する。

【0057】このGaN系半導体レーザを製造するに は、まず、c面サファイア基板51上にMOCVD法に より例えば560℃の温度でGaNバッファ層52を成 長させた後、引き続いてMOCVD法により、このGa Nバッファ層52上にn型GaNコンタクト層53、n 型A1GaNクラッド層54、n型GaN光導波層5 5、Gai-x Inx N/Gai-y Iny N多重量子井戸 構造の活性層56、p型GaN光導波層57、p型A1 GaNクラッド層58およびp型GaNコンタクト層5 9を順次成長させる。ここで、Inを含まない層である n型GaNコンタクト層53、n型AlGaNクラッド 層54、n型GaN光導波層55、p型GaN光導波層 57、p型A1GaNクラッド層58およびp型GaN コンタクト層59の成長温度は1000℃程度、Inを 含む層であるGai-x Inx N/Gai-y Iny N多重 量子井戸構造の活性層56の成長温度は700~800 ℃とする。これらの窒化物系III-V族化合物半導体 層の成長原料は、例えば、III族元素であるGaの原 料としてはトリメチルガリウム (TMGa)を、III 族元素であるA1の原料としてはトリメチルアルミニウ ム(TMA1)を、III族元素であるInの原料とし てはトリメチルインジウム(TMIn)を、V族元素で あるNの原料としてはアンモニア(NH3)を用いる。 また、キャリアガスとしては、例えば、水素(H2)と 窒素(N2)との混合ガスを用いる。ドーパントについ ては、n型ドーパントとしては例えばモノシラン (Si H4 )を、p型ドーパントとしては例えばビスーメチル シクロペンタジエニルマグネシウムを用いる。この後、 p型層、すなわち、p型GaN光導波層57、p型A1 GaNクラッド層58およびp型GaNコンタクト層5 9にドープされた p型不純物の電気的活性化のための熱 処理を行う。この熱処理は、例えば窒素ガス雰囲気中に おいて800℃程度の温度で行う。

【0058】次に、例えばリフトオフ法などによりp型 GaNコンタクト層59上にp側電極60を形成する。 【0059】次に、第1または第2の実施形態と同様な

ţ

方法により、p側電極60に対応する部分のc面サファイア基板51を裏面側から選択的に除去して貫通穴61を形成する。その後、この貫通穴61の内部に露出したGaNバッファ層52をアルカリ溶液などによりエッチング除去し、n型GaNコンタクト層53の下面を露出させる。

【0060】次に、c面サファイア基板51の裏面全面に真空蒸着法などによりTi/Al膜を形成してn側電板62を形成する。

【0062】以上のように、この第3の実施形態によれば、p側電極60と位置合わせされてc面サファイア基板51に設けられた貫通穴61を通じてn側電極62がn型GaNコンタクト層53にその下面からオーミックコンタクトしていることにより、このGaN系半導体レーザの動作時にp側電極60およびn側電極62間に流 20す電流の通路の長さは、n型GaNコンタクト層53、n型A1GaNクラッド層54、n型GaN光導波層55、活性層56、p型GaN光導波層57、p型A1GaNクラッド層58およびp型GaNコンタクト層59の合計の厚さに等しくなり、従来のGaN系半導体レーザに比べて電流通路の長さは極めて短くなる。このため、その分だけGaN系半導体レーザの動作電圧の低減を図ることができる。

【0063】また、このGaN系半導体レーザは、GaAs系半導体レーザなどと同様に、基板の表面側にp側30電極を設け、基板の裏面側にn側電極を設けた構造であるため、GaAs系半導体レーザの組み立てに用いる装置を用いて組み立てを行うことができ、専用の組み立て装置を用意する必要がない。このため、その分だけGaN系半導体レーザの製造コストの低減を図ることができる。

【0064】以上、この発明の実施形態について具体的 に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の 変形が可能である。

【0065】例えば、上述の第1、第2および第3の実施形態において挙げた数値、材料、構造、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、プロセスなどを用いてもよい。

【0066】また、上述の第1の実施形態においては、ラッピングを行う前にサファイア基板21の表面側をSi基板27と接着しているが、このSi基板27は必要に応じて省略することも可能である。

【0067】また、上述の第3の実施形態においては、 この発明をSCH構造のGaN系半導体レーザに適用し 50 18

た場合について説明したが、この発明は、DH (Double Heterostructure) 構造のGaN系半導体レーザのほか、GaN系発光ダイオードに適用することも可能である。

#### [0068]

【発明の効果】以上説明したように、この発明の第1の発明によれば、サファイア基板やSiC基板などの固く、化学的にも安定な単結晶基板上に窒化物系III-V族化合物半導体を用いた素子を形成する場合に、基板の選化により、高出力化を図ることができる。

【0069】また、この発明の第2の発明によれば、サファイア基板やSiC基板などの固く、化学的にも安定な単結晶基板上に窒化物系III-V族化合物半導体を用いた素子を形成する場合に、単結晶基板に設けられる貫通穴を通じての素子に対する電気的接続により、素子がFETである場合、ソースインダクタンスの低減を図ることができ、高周波動作化を図ることができる。あるいは、サファイア基板などの非導電性の単結晶基板上に窒化物系III-V族化合物半導体を用いた発光素子を形成する場合、この発光素子の動作電圧の低減および製造コストの低減を図ることができる。

【0070】また、この発明の第3の発明または第4の発明によれば、サファイア基板やSiC基板などの固く、化学的にも安定な単結晶基板上に窒化物系III-V族化合物半導体を用いた素子を形成し、この単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続を行う場合に、単結晶基板にその貫通穴を容易に形成することができる。

## 【図面の簡単な説明】

40

- | 【図1】この発明を説明するための断面図である。
  - 【図2】この発明を説明するための断面図である。
  - 【図3】この発明を説明するための断面図である。
  - 【図4】この発明を説明するための断面図である。
  - 【図5】サファイアの熱伝導率の温度依存性を示す略線 図である。

【図6】この発明の第1の実施形態によるGaN系FE Tの製造方法を説明するための断面図である。

【図7】この発明の第1の実施形態によるGaN系FE Tの製造方法を説明するための断面図である。

【図8】この発明の第1の実施形態によるGaN系FE Tの製造方法を説明するための略線図である。

【図9】この発明の第1の実施形態によるGaN系FE Tの製造方法を説明するための断面図である。

【図10】この発明の第1の実施形態によるGaN系F ETの製造方法を説明するための断面図である。

【図11】この発明の第2の実施形態によるGaN系F ETの製造方法を説明するための断面図である。

【図12】この発明の第2の実施形態によるGaN系FETの製造方法を説明するための断面図である。

【図13】この発明の第3の実施形態によるGaN系半

導体レーザを示す断面図である。


【図14】従来のGaN系半導体レーザを示す断面図である。

#### 【符号の説明】


1、21···サファイア基板、2、22···GaN 系半導体層、4、24···Auパッド、5、25·· ・層間絶縁膜、6、34···エッチングマスク、7、 26···保護膜、8、35、61··・貫通穴、9、 37・・・パルスレーザビーム、10、38・・・穴、51・・・c面サファイア基板、53・・・n型GaNコンタクト層、54・・・n型A1GaNクラッド層、55・・・n型GaN光導波層、56・・・活性層、57・・・p型GaN光導波層、58・・・p型A1GaNクラッド層、59・・・p型GaNコンタクト層、60・・・p側電極、62・・・n側電極

20


【図1】




【図2】




【図3】




【図4】




【図5】





【図6】





[図7]
-29
-28
-27
-26
-26
-25
-23
-23
-22
-21













【図13】



【図14】



フロン	トペー	ジの続き	
-----	-----	------	--

<del>.....</del>

(51) Int. Cl.6		識別記号	FΙ		
H01L	21/306		H01L	27/12	S
	21/308			33/00	С
	27/12		H01S	3/18	
	33/00		H01L	21/306	В
H01S	3/18				_